#### ELECTROOPTIC DEVICE

Patent number: JP11065471 (A)

Publication date: 1999-03-05

Inventor(s): YAMAZAKI SHUNPEI; KOYAMA JUN; HIRAKATA YOSHIHARU; FUKUNAGA KENJI

Applicant(s): SEMICONDUCTOR ENERGY LAB

Classification:

- international: G02F1/1333; G02F1/1345; G09F9/00; G02F1/13; G09F9/00; (IPC1-7): G09F9/00; G02F1/1333;

G02F1/1345


- european:

Application number: JP19970240507 19970820

Priority number(s): .IP19970240507 19970820

#### Abstract of JP 11065471 (A)

PROBLEM TO BE SOLVED: To provide the electrooptic device which has superior portability and functionality, SOLUTION: In an electrooptic device provided with an electrooptic modulation layer between a 1st substrate 101 and a 2nd substrate 105, on end surfaces 107 to 109 other than end surfaces, where IC chips 110 and 111 are fitted, among the end surfaces composed of the 1st substrate 101 and 2nd substrate 105, the end surfaces of the 1st substrate 101 and the end surfaces of the 2nd substrate 105 are all aligned. Consequently, the area of the 1st substrate 101 can the minimized.



Data supplied from the esp@cenet database — Worldwide

Family list 6 application(s) for: JP11065471 (A)

#### 1 ELECTROOPTIC DEVICE

 Inventor:
 YAMAZAKI SHUNPEI; KOYAMA JUN (+2)
 Applicant:
 SEMICONDUCTOR ENERGY LAB

 EC:
 602F1/1333; G02F1/1345; G09F9/00; (+5)

Publication info: JP11065471 (A) - 1999-03-05

#### 2 ELECTRO-OPTIC DEVICE

 Inventor:
 YAMAZAKI SHUNPEI; KOYAMA JUN (+2)
 Applicant:
 SEMICONDUCTOR ENERGY LAB

 EC:
 IPC:
 602F1/136; G02F1/133; G02F1/1368; (+6)

Publication info: JP11084425 (A) - 1999-03-26

#### 3 Electrooptical device

| Inventor: YAMAZAKI SHUNPEI [JP] ; KOYAMA JUN | Applicant: SEMICONDUCTOR ENERGY LAB [JP] | [JP] (+2) | Ecc. G02F1/13B5 | IPC: G02F1/13; G09G3/36; G02F1/13; (+2) | Publication Info: US6388652 (B1) — 2002-05-14

4 Electrooptical device

 Inventor:
 YAMAZAKI SHUNPEI [JP]; KOYAMA JUN
 Applicant:
 SEMICONDUCTOR ENERGY LAB [JP]

 [JP] (+2)
 IPC:
 602F1/1345; 60963/36; 60965/00; (+4)

Publication info: US2002131007 (A1) — 2002-09-19 US6778164 (B2) — 2004-08-17

5 Electrooptical device

Inventor: YAMAZAKI SHUNPEI [JP] ; KOYAMA JUN Applicant: SEMICONDUCTOR ENERGY LAB [JP] (JP] (+2) IPC: G09G3/36; G09G3/36; (IPC1-7): G09G3/36

Publication info: US2005017940 (A1) — 2005-01-27 US7256776 (B2) — 2007-08-14

6 Electrooptical device

Inventor: YAMAZAKI SHUNPEI [JP] ; KOYAMA JUN | Applicant: SEMICONDUCTOR ENERGY LAB [JP] | (JP) (+2) | (Ec: G9963/36C8; G02F1/1362D | IPC: G0965/00; G0965/00;

Publication info: US2007291022 (A1) - 2007-12-20

Data supplied from the esp@cenet database - Worldwide

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

# (11)特許出願公開番号 特開平11-65471

(43)公開日 平成11年(1999) 3月5日

(51) Int.Cl. <sup>6</sup>		識別記号	FI		
G09F	9/00	3 4 6	G09F	9/00	346G
G02F	1/1333		G 0 2 F	1/1333	
	1/1345			1/1345	

#### 室を請求 未請求 請求罪の数12 FD (全 15 頁)


		ALTERNATION AND ADDRESS OF THE PERSON ADDRESS OF THE PERSON AND ADDRESS OF THE PERSON ADDR	水晶本 副初级的数据 上巴 (至 10 致)
(21)出顯番号	特顧平9-240507	(71)出顧人	000153878 株式会社半導体エネルギー研究所
(22)出願日	平成9年(1997)8月20日	神奈川県厚木市長谷398番地	
		(72)発明者	山崎 舜平
			神奈川県厚木市長谷398番地 株式会社半
			導体エネルギー研究所内
		(72)発明者	小山 潤
			神奈川県厚木市長谷398番地 株式会社半
			導体エネルギー研究所内
		(72)発明者	平形 吉晴
			神奈川県厚木市長谷398番地 株式会社半
			導体エネルギー研究所内

# 最終頁に続く

#### (54) 【発明の名称】 電気光学装置

# (57)【要約】

【課題】 携帯性、機能性に優れた電気光学装置を提供 【解決手段】 第1の基板101と第2の基板105と の間に電気光学変調層を設けた電気光学装置において、 第1の基板101と第2の基板105とが構成する端面 のうち、ICチップ110、111を取り付ける部分の 端面以外の端面107~109では、第1の基板101 の端面と第2の基板105の端面を全て揃える。これに より第1の基板101の面積を最小限に小さくできる。



#### 【特許請求の範囲】

【請求項1】第1の基板及び第2の基板と、

前記第1の基板と前記第2の基板との間に設けられた電 気光学変調層と、

を有する電気光学装置において、

前記第1の基板上には画素マトリクス回路、ソース駆動 回路及びゲイト駆動回路を構成する複数の薄膜トランジ スタ並びにロジック回路を構成する1個乃至複数個の I Cチップが設けられ、

前記第1の基板と前記第2の基板は、任意の端面を除く 全ての端面を互いに揃えて貼り合わされており、

前記任意の端面に隣接する前記第1の基板上に前記IC チップが取り付けられていることを特徴とする電気光学 法等

【請求項2】第1の基板及び第2の基板と、

前記第1の基板と前記第2の基板との間に設けられた電 気光学変調層と、

を有する電気光学装置において、

前記第1の基板上には画素マトリクス回路、ソース駆動 回路及びゲイト駆動回路を構成する複数の薄膜トランジ スタ並びにロジック回路を構成する1個乃至複数個の I Cチップが設けられ、

前記第1の基板と前記第2の基板は、FPCを取り付け る部分を除いて互いの端面を全て揃えて貼り合わされて おり、

前記FPCを取り付ける部分に前記ICチップが取り付けられていることを特徴とする電気光学装置。

【請求項3】第1の基板及び第2の基板と、

前記第1の基板と前記第2の基板との間に設けられた電 気光学変調層と.

を有する電気光学装置において、

前記第1の基板上には画案マトリクス回路、ソース駆動 回路及びゲイト駆動回路を構成する複数の薄膜トランジ スタ並びにロジック回路を構成する1個乃至複数個の I Cチップが設けられ、

前記第1の基板はFPCを取り付ける部分においてのみ 露出しており、

前記FPCを取り付ける部分に前記ICチップが取り付けられていることを特徴とする電気光学装置。

【請求項4】請求項1乃至請求項3において、前記第1 の基板はガラス基板であることを特徴とする電気光学装 置。

【請求項5】請求項1乃至請求項3において、前記IC チップはCOG方式で取り付けられていることを特徴と する電気光学装置。

【請求項6】請求項1乃至請求項3において、前記IC チップはTAB方式で取り付けられていることを特徴と する電気光学装置。

【請求項7】請求項1乃至請求項3において、前記IC チップはA/Dコンバータ、VRAM、γ補正+極性反 転回路、D/Aコンバータ、クロックジェネレータ、制 御マイコンを含むことを特徴とする電気光学装置。

【請求項8】請求項1乃至請求項3において、前記IC チップは増幅回路、ヶ補正+極性反転回路、サンプルホ ールド回路、バッファアンプ、クロックジェネレータ、

制御マイコンを含むことを特徴とする電気光学装置。 【請求項9】請求項1乃至請求項3において、前記IC チップはVRAM、ヶ補正回路、クロックジェネレー タ、制御マイコンを含むことを特徴とする電気光学装 置。

【請求項10】請求項1乃至請求項3において、前記I CチップはDSP、フラッシュメモリ、VRAM、r補 正回路、クロックジェネレータ、制御マイコンを含むこ とを特徴とする電気光学装置。

【請求項11】請求項1乃至請求項7において、前記Ⅰ CチップはYC分離回路および/またはRGB分離回路 を含むことを特徴とする電気光学装置。

【請求項12】請求項1乃至請求項7において、前記I CチップはVSB/QAM復調回路、トランスポートデ コーダ、MPEG2(デコーダ)、フォーマット変換回 路を含むことを特徴とする電気光学装置。

#### 【発明の詳細な説明】

# [0001]

【発明が属する技術分野】本願発明は絶縁基板上に形成された薄膜トランジスタと、同一基板上に設けられたⅠ Cチップとで構成される電気光学装置、特にアクティブマトリクス型液晶表示装置の構成に関する。

### [0002]

【従来の技術】近年、ガラス基板上に形成した半導体薄 膜で薄膜トランジスタ (以下、下FTと呼ぶ)を形成す る技術が発達している。そして、一対の基板間に挟持さ れた光学変調層にかかる電圧を下FTで制御し、光のON /OFF動作を行う電気光学装置の開発が進んでいる。

【0003】特に、光学変調帽として液晶を用いた液晶 パネルは、ビデオカメラのビューファインダーやノート パソコンのモニター画面などの如き表示ディスプレイと して、急速に需要が高まっている。

【0004】現在では、半導体導膜として結晶修注素膜 (代表的にはポリシリコン膜)を用いたポリシリコン下 下で構成される液晶パネルの開発が主流である。ポリ シリコン下下ではアモルファスシリコン下下 下よりも動 作速度が強いため、同一基板上に画素マトリクス回路と 駆動回路(シフトレジスタなど)とを作り込むモノリシ ック型液晶パネルの形成が可能である。

【0005】さらには、シフトレジスタ等の駆動回路だけでなく、クロック制御回路、メモリ回路、信号変換回路などの如きロジック回路をも同一基板上に形成するシステム・オン・バネルの実現化が求められている。

【0006】その様なロジック回路はGHzオーダーにも及ぶ動作速度を必要とするため、ポリシリコンTFT

にも極めて高い動作速度が要求される。それを実現する ためにはスケーリング則に従って素子の微細化を図らな ければならない。

【0007】しかしながら、一般的に使用される大型ガラス基板上に配線艦1μm以下のファインパターンを形成することは非常に困難である。例えば、ガラス基板では基板表面のうねり、シュリンケージといった問題が生じる。また、広範囲にファインパターンを形成しうる様な光学系を実現することは極めて難しく、露光技術の進歩が催削となっている面もある。

【0008】従って、現状においてはシフトレジスタ等の駆動回路を同一基板上に作り込むのが限界(それでも動作速度が足らず、分割駆動が行われる)であり、その他のロジック回路は分付10に頼っている。

#### [0009]

【発明が解決しようとする課題】軽減短小が求められる 現代では、電気光学装置もより小型化、より軽量化が求 められる。ところが、駆動回路を内蔵させて液晶パネル の機能性を高めても液晶パネルに外付 I C を付けている 以上、どうしてもそれが装置の小型化及び軽量化の障害 になってしまう。

【0010】本順発明はその様な問題点を鑑みてなされたものであり、液晶モジュールのさらなるシステム化を図り、より携帯性、機能性に優れた電気光学装置を提供することを課題とする。

#### [0011]

(課題を解決するための手段) 本明細書で開示する発明 の構成は、第1の基板及び第2の基板と、前記第1の基 板と前記第2の基板との間に設けられた電気光学変調局 と、を有する電気光学装置において、前記第1の基板上 には画素マトリクス回路、ソース駆動回路及びゲイト駆 動回路を構成する複数の薄膜トランジスタ並びにロジッ 回路を構成する複数の薄膜トランジスタ並びにロジッ の間各を構成する1億万盃複数個の1Cチップが設けら れ、前記第1の基板と前記第2の基板は、任窓の端面を 除く全ての端面を互いに前えて貼り合わされており、前 記任意の端面に開接する前記第1の基板上に前記1Cチップが取り付けられていることを特徴とする。

【0012】上記構成は、第1の基板及び第2の基板 と、前記第1の基板を開記第2の基板との間に設けられ 花電気光学変調板と前記第2の基板との間に設けられ 花電気光学変距とおいて、 前記第1の基板上には画素マトリクス回路、ソース駆動 回路及びゲイト駆動回路を構成する複数の導限トランジ スタ並びにロジック回路を構成する複数の導限トランジ に、FPCを取り付ける部分を除いて互いの端面を全て 揃えて貼り合わされており、前記FPCを取り付ける部 分に前記1Cチップが取り付けられていることを特徴と する、とも言える。

【0013】また、上記構成は、第1の基板及び第2の 基板と、前記第1の基板と前記第2の基板との間に設け られた電気光学変調層と、を有する電気光学装置において、前部第1の基板上には画素マトリクス回路、ソース 聴動回路及びイト駆動回路を構成する複数の複膜トランジスタ並びにロジック回路を構成する1個乃至複数個 のICチップが設けられ、前記第1の基板はFPCを取り付ける部分においてのみ露出してあり、前記FPCを 取り付ける部分においてのみ露出してある。 なり付けるがた前記ICチップが取り付けられている ことを特徴とする、とも言える。

#### [0014]

【発明の実績の形態】本顧界明では、第1の基板101 と第2の基板105との間に液晶層を設けて液晶パネル を構成する、この時、第10 基板101上に第2の基板 105が貼り合わされた状態となっているが、各々の基 板の端面(側面)107~109を揃えることが本順発 明の練費である。

【0015】この構成は、第1の基板101と第2の基板105とを一括で切断しても得られるし、表裏両側から同じ位置を切断しても得られる。

【0016】ただし、FPC(フレキシブル・プリント ・サーキット)を取り付ける部分のみは第2の基板10 5を除去して新りの基板101を露出させなければなら ない、そのため、そこだけは第1の基板101が必ず露 出するので、その部分を10チップ110、111の取 り付け部分として有効に活用する。

【0017】本願発明は、従来FPCの取り付け部としてのみ利用されていた第10基板1010第出語を、ICチップの取り付け部として有効に活用し、第10基板1010サイズを必要扱小限に抑えることを目的としている。

#### [0018]

# 【実施例】

(実施例1) 本願発明の構成について図1を用いて説明 する。図1は本願発明の濾過モジュールである。なお、 液温モジュールとは、完成した液温パネルに対して必要 な部品(偏光板、外付10など)を装着したものを指 す。本実施例では偏光板など本原発明の構成に直接関係 したい路組の声動整と省略している。

[0019] 図1において、101は第1の基板であ り、第1の基板101上には画業マトリクス回路102 やソース駅時回路103、ゲイト駅時回路104がTF Tでもって形成されている。また、105は第2の基板 であり、第1の基板101との間に電気光学突動門 来腕所では高り、を挟持するための対向基板である。

【0020】これら第1の基板、第2の基板には絶縁表面を有する基板が用いられる。絶縁表面を有する基板としては下地腺を設けたガラス基板、石英基板、セラミックス基板、シリコン基板等が挙げられる。また、石英基板に下地膜を設けないでも使用することができる。

【0021】本願発明の特徴は、第1の基板101の端面と第2の基板105の端面とを極力揃えることにあ

る。即ち、任意の端面を除く全ての端面を互いに揃えて 貼り合わせることを特徴とする。

【0022】この場合、任意の場面は一辺のみとすることが好ましい。従って、角型ガラス基板を第1の基板と して用いる場合、三つの帰面は第1の基板と多っの基板とで揃っていない状態となる。例えば、図1に示す様にPPC106を取り付ける 都分以外は、全ての端面107~109を揃えることが 望ましい。

【0023】FPCを取り付ける部分(上記任意の場面 に隣接する部分)は第1の基板101上の配線を露出さ せる必要上、第2の基板105のみを除去しなければな らない。本期発明では、その様な理由で露出した第1の 基板101上にICチップ110、111をCOG (ch ion glass) 法により形金する。

【0024】COGによるICチップの取り付けにはフェイスダウン方式とフェイスアップ方式(ワイヤボンデェイズケッン方式と目言う)の2通りが知られている。本願発明にフェイスゲウン方式を用いればICチップ110、110条手形成面が第10基板101側に向かう。また、フェイスアップ方式を用いればICチップ110、

た、フェイスアップ方式を用いては10チッノ110、 111の素子形成面が第2の基板105側に向かうこと になる。

【0025】即ち、第10基版 101と第20基版 10 5は、FPC取り付け部以外の部分では全ての端面10 7~109が縮っており、FPC取り付け部のみで第1 の基板101が露出する様な構成となっている。そして、その露出部に ICチップ110、111が取り付けられている。

【0026】なお、I Cチップは0.35μm以下(好ましくは0.2 μm以下)といったディープサブミクロンのファインパターンを形成できるので、数mm角のチップ上に複雑なロジック回路を構成することができる。

【0027】また、本願発明の液晶パネルに取り付けうるICチップは2個とは限らず、必要に応じて1個乃至 複数個を設ければ良い。

【0028】以上の様な構成とすることで、第1の基板 1010由有面積を必要最小限に抑えることができる。 即ち、第1の基板101のFPC取り付け部を1に予 7の取り付け部として有効に活用することで、液晶パネ ルの大きさを極力小さくすることが可能である。

【0020】また、通常、液晶パネルは1歳の基板から 複数枚を取り出す(多面取りと呼ばれる)ことでスルー アットを向上させ、液晶パネル1枚あたりの単値を下げ る。そのため、本願発明の様に液晶パネルのサイズを最 小限に小さくできるという効果は、1枚の大型基板内に 形成可能がんれ数を増やす。上で有効である。

【0030】また、従来はプリント基板に形成された外 付のロジック回路とモノリシック型液晶パネルとをFP Cで繋いで信号のやりとりをしていたが、本願発明では 必要なロジック回路をワンチップ化して同一基板上に形成する。そのため、非常に携帯性及び機能性に優れた液晶モジュールを実現できる。

【0031】また、薄いガラス基板上に形成された液晶 モジュール自体が表示ディスプレイとしての機能を有し ているので、それを搭載した電子機器(ビデオカメラ、 機器情報鑑素など)の小型化、軽量化が実現される。

【0032】 (実施例2) 実施例1ではICチップの取り付け方法としてCOG法を用いる例を示したが、TAB (tape automated bonding) 法を用いることも可能である。TAB法を用いた場合の構成例を図2に示す。

【0033】図2において、第1の基板101と第2の 基板105とは実施例1で説明した様な構成で貼り合わ されている。当然、実施例1に示した様にFPC取り付 け部以中の端面は第1の基板101と第2の基板105 とで全2揃っており、FPC取り付け部のみで第1の基 板101が選出している。

【0034】本実施例では、第1の基板101の鑑出す た部分にTCP(tape carrier package)201〜20 るを取り付ける。TCPとは、フレキシブループにロ ジック10をギャングボンディングで搭載したものを指 す。なお、実施的にはFPCもTCPも同じものであ

【0035】TAB法を用いることで接続ビッチや形状、開き構造や曲げ構造など実装面での自由度が向上する。そのため、液晶パネルの大容量化、高精細化、カラー化に伴う接続ビッチのファイン化、液晶モジュールの薄壁化、軽量化、コンパケト化に適している。

【0036] 【実施例3)実施例1において用いるIC チップ110、111は、バルク単結晶を利用したMO SFET (IGFETとも呼ばれる)を用いれば良い。 図3にバルク単結晶を利用したICチップを搭載した場 合の例を示す。図3に示す液晶モジュールの構成は実施 例1と間膜である。

【0037】この時、ソース駆動回路103、ゲイト駆動回路104はTFT(301で示される)で構成される。なお、図3にはN型及びP型TFTを相補的に組み合わせたCMOS回路(インバータ回路)を記載したが、通常これを基本としてシフトレジスク回路、バッファ回路、アナログスイッチ回路などを構成する。

【0038】なお、CMOS回路301はあらゆる手段 で形成されたTFTで構成することができる。また、本 関発明においてTFT構造は直接発明に関係しないの で、詳細な説明よ省略する。

【0039】次に、ICチップ110、111はバルク 単結晶を利用したMOSFET (302で示される)で 構成される。この302で示されるMOSFETは通常 のIC形成技術で形成される。本実施例では詳細な説明 は省略する。

【0040】バルク単結晶を利用する場合、従来のIC

技術を踏襲することができるので、非常に高い歩留りと 信頼性とを確保することができる。また、機能性の高い ICチップを小さい実装面積で取り付けることができ る。

【0041】 〔実施例4〕 本実施例では、液晶モジュー ルに実践する ICチップをSOI 精造で形成する場合の 例について説明する。 図4にSOI 構造のICチップを 括載した場合の例を示す。 図4に示す液晶パネルの構成 は実施例1と同様である。

【0042】図4において、ソース駆動回路103、ゲ イト駆動回路104はそれぞれ下F丁で構成されるCM のS回路(401で示される)を基本回路として構成さ れる。そして、ICチップ402、403をSOI構造 のFET(404で示される)で構成する。

【0043】図4において404で示されるSOI構造 は、公知のSIMOX基板上にトランジスクを構成した 例であるが、他のあらゆるSOI構造(貼り合わせSO I、スマートカット法を用いたSOIなど)を利用する ことが可能である。なお、ここでのSOI構造の詳細な 説明は省略する

【0044】SOI構造とた場合、バルク単結晶を利用 したMOSFETよりも動作速度、信頼性の面で優れた 回路を構成しうる。これは活性層を薄膜化することによ る寄生容量の低減や短チャネル効果の抑制などが起因し ていると考えられる。

【0045】また、SOI技術を利用して三次元構造と したICチップを取り付けることも可能である。この場 6、実装面積を大きくすることなく、回路の機能を飛躍 的に向上させることが可能である。

【0046】【実施例5〕本実施例では、第1の基板上 で画素マトリクス回路や駆動回路を構成する下ドアの活 性層の形象が表について調明する。具体的には、特開平 7-13062号公報記載の技術により非晶質注素膜を結晶化 した後、その結晶化に利用した触媒元素を除去する手段 を用いる。

【0047】まず、絶縁表面を有する基板として石英基 板501 生帯備する。次に石英基板501上に下地膜5 02を形成する。この下地膜502は極力平坦なものと することが好ましい。また、石英基板の代わりにシリコ ン基板を用いることもできる。その場合、シリコン基板 に対してハロゲン化物ガスを含有する雰囲気での熱酸化 処理を行い、勢軽化膜を下地膜とすれば良い、

【0048】次に、非晶質珪楽膜503を形成する。非 晶質珪素膜503は最終的な膜厚(熟酸化溶の膜域りを 考慮した膜厚)が10~75m(好ましくは5~45m)とな る様に関節する。成膜方法は減圧熱CVD法またはプラ ズマCVD法を用いることができる。

【0049】その際、非晶質珪素膜503中に含まれる C (炭素)及びN (窒素)の濃度をいずれも5×10<sup>18</sup> at oms/cm<sup>2</sup> 未満(代表的には5×10<sup>17</sup> atoms/cm<sup>2</sup> 以下、好 ましくは 2×10<sup>17</sup>atoms/cm<sup>2</sup> 以下)とし、O (酸素)を 1.5×10<sup>18</sup>atoms/cm<sup>2</sup> 未薄 (代表的には 1×10<sup>18</sup>atoms/ cm<sup>2</sup> 以下、好ましくは 5×10<sup>17</sup>atoms/cm<sup>2</sup> 以下)とする ことが望ましい。これらの不純物元素は後の結晶化工程 で結晶化を限害する恐れがあり好ましくない。

【0050】次に、非晶質性素膜503の結晶化工程を 行う。結晶化の手段としては本発明者による特開平7-13 0652号公保電現象の技術を用いる。同公報の実験例1およ び実施例2のどちらの手段でも良いが、本期発明では同 公報の実施例2に記載した技術内容(特開平8-78329号 公報に詳しい)を利用するのが好ましい。

【0051】特開平8-7829 号公輔記載の技術は、まず 飯媒元素の添加領域を選択するマスク絶縁撰504を形 成する。そして、非晶質注業限503の結晶化を助長す る触媒元素としてニッケル(Ni)を含有した溶液をス ビンコード法により塗布し、Ni含有層505を形成す る。(図5(A))

【0053】また、上記触集元素の添加工程はスピンコート法に限らず、レジストマスクを利用したイオン注入 注またはプラスマドーピング法を用いることもできる。 この場合、添加領域の占有面積の低減、機或長領域の成 長距離の制制が容易となるので、微細化した回路を構成 する際に有効な技術となる。

【0054】然に、触媒元素の添加工程が終了したら、 450℃1時間程度の水素出しの後、不活性雰囲気、水素 雰囲気または酸素雰囲気中において 500~700℃ (代表 的には 550~650℃)の温度で 4~24時間の加熱処理を 加えて非晶質注楽限503の結晶化を行う、本実施例で は響素雰囲気で570℃14時間の加熱処理を行う。

【0055】この時、非晶質主業限503の結晶化はエッケルを添加した領域506で発生した核から優先的に進行し、表版501の基板面に対してほぼ平行に成長した結晶領域507を視成長額で個々の結晶が余台しているが、金体的な結晶信に優れるという利点がある。(図5(B)【0056】結晶化のための加熱処理が終了したら、検証元素(ニッケル)を除去または低減するための加熱処理・銀元素(元ッケル)を除去または低減するための加熱処理・強力になり、全体去または低減するための加熱処理・強力になり、全体去または低減するための加熱処理・強力に入口がシ元素を含ませ、ハロゲシ元素となる展元素のゲックリング効果を利用するものである。(図5(C)】

【0057】なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を700℃を超える温度で行なうことが好ましい。この温度以下では処理

雰囲気中のハロゲン化合物の分解が困難となり、ゲッタ リング効果が得られなくなる恐れがある。そのため加熱 処理温度を好ましくは800~1000°C (代表的には950 °C)とし、処理時間は 0.1~ Ghr、代表的には 0.5~ 1

℃)とし、処理時間は 0.1~ 6hr、代表的には 0.5~ 1 hrとする。

【0058】代表的文実施例としては設業雰囲気中に対して塩化水素(HC1)を0.5~10体積%(本実施例では3体積%)の濃度で含有させた雰囲気中において、50℃、30分の加熱処理を行えば良い。HC1濃度を上配濃度以上とすると、活性層508の表面に限厚程度の凹凸が生じてしまうため客はしくない。

【0059】また、ハロゲン元素を含む化合物してはHClガス以外にもHF、NF $_{0}$ 、HBr、Cl $_{2}$ 、ClF $_{3}$ 、BCl $_{3}$ 、F, Sr $_{2}$ 等のハロゲン元素を含む化合物から選ばれた一種または複数種のものを用いることが出来る。

【0060】この工程においては横成長領域507中の ニッケルが塩素の作用によりゲックリングされ、弾発性 の塩化ニッケルとなって大東中へ離脱して除去される。 そして、この工程後に得られる横成長領域508中のニ ッケルの速度は5×10<sup>11</sup> atoms/cm<sup>2</sup> 以下 (代表的には2 ×10<sup>11</sup> atoms/cm<sup>2</sup> 以下)にまで低減される。なお、本発 明者らの経験によれば、ニッケル濃度が1×10<sup>18</sup> atoms/ cm<sup>2</sup> 以下 (好ましくほか×10<sup>11</sup> atoms/cm<sup>2</sup> 以下)であれ ば下 「好ましくほか×10<sup>11</sup> atoms/cm<sup>2</sup> 以下)であれ ば下 「千時に駆影響はでなん。

【0061】以上の様にして触媒元素のゲッタリングア ロセスが終了したら、次に結晶性注素膜のパターニング を行い、横成長領域508のみで形成される活性層50 9を形成する。次に、注葉を含む絶縁膜でなるゲイト絶縁膜510を形成する。ゲイト絶縁膜510の態厚は後 の熱酸化工程による増加がも考慮して20~250mm の範囲 で調節すれば良い。また、成膜方法は公知の気相は、 ラブマCVD法、スパック法等)を用いれば長い、

【0062】こうしてゲイト総縁限510を形成した 6、再度触媒元素のゲッタリングプロセスを行う。条件 は前述の条件に従えば良い、この加熱処理により再び触 媒元素がゲッタリングされ、活性層509中に残存する 触媒元素の濃度はさらに低減される。(図5(D) (0063)また、この加乗処理により活性用509と ゲイト総縁限510の界面では熱酸化反応が進行し、熱 酸化膜の分だけゲイト総縁限510の限厚は増加った この様にして熱酸化膜を形成すると、非常に界面準位の 少ない半導体、能縁限界面を得ることができる。また、 活性層端部における熟酸化膜の形成不良(エッジシニン グ)を防ぐ効果もある。

【0064】さらに、上記ハロゲン雰囲気における加熱 処理を触した後に、窒素雰囲気中で950 °C 1時間程度の 加熱処理を行なうことで、ゲイト絶縁膜519の膜質の 向上を図ることも有効である。

【0065】なお、本実施例では触媒元素のゲッタリン

グプロセスを2回行う例を示しているが、どちらか一方 であっても十分に触嫌元素が低減される。例えば、図5 (C)に示す工程を行っていれば、後の図5(D)に示 す工程は砂塞豊間気のみで加熱処理を行っても良い。

【0066】以上の工程によって極めて界面特性及び結 晶性に優れた活性層を得ることができる。後は、公知の TFT作製工程によってTFTを完成させ、画素マトリ クス回路や駆動回路など、所望の回路を同一基板上に構 成されば良い。

【0067】本実施例に示すTFTは以下の様に非常に 優れた電気特性を示す。

(1) TFTのスイッチング性能(オン/オフ動作の切り換えの後軟性) の指標となるサブスレッショルド係数が、Nチャネル型TFTおよびPチャネル型TFTともに60~100ml/decade (代表的には60~85ml/decade )といさい。

(2) TFTの動作速度の指標となる電界効果移動度

(μ<sub>EE</sub>)が、Nチャネル型TFTで200~650cm²/Vs (代表的には250~300cm²/Vs)、Pチャネル型TFT で100~300cm²/Vs (代表的には150~200cm²/Vs)と 大きい)

(3) TFTの駆動電圧の指標となるしきい値電圧(V<sub>th</sub>)が、Nチャネル型TFTで-0.5~1.5 V、Pチャネル型TFTで-1.5~0.5 Vと小さい。

【0068】総って、本実齢例の下F丁で構成した電気 回路は極めて速い動作速度を有している。そのため、実 施列1、3、4において第1の基板上に形成されるソー ス駆動回路103、ゲイト駆動回路104に適用する と、分割駆動等の工夫のいらないシフトレジスタ回路を と、分割駆動等の工夫のいらないシフトレジスタ回路を に、回路の占有面積を小さくする上で有利である。

【0069】 〔実施例6〕本実施例では、ICチップの 代わりに実施例5で説明したTFTを用いた半導体回路 を利用する場合の例を示す。

【0070】実施例5に示したTFTは非常に動作速度 が強いため、従来ICチップで構成していた様なロジッ ク回路を構成することもできる。特に、サブストレート 基板としてシリコン基板を用いれば、ICチップの如き 取り扱いが可能である。

【0071】この時、第1の基板上に形成する下下Tは どの様なプロセスで形成されても構わない。本実施例で は、非品質定無限をエキシマレーザーで結晶化させて得 た結晶性主業限を活性層として利用する。この様なTF Tは公知の技術で作製することが可能であるので作製工 程を設明は治療する。

【0072】図6に示すのは第1の基板上の配置状態を 簡略化止た図である。図6(A)において、601はガ ラス基板(第1の基板)であり、その上には上述の方法 で形成されたTFTからなる画楽マトリクス回路60 2、ソース又はゲイト駆動回路603が配置される。ま た、604は実施例5で説明したTFTで回路構成した 半導体チップであり、フェイスダウン方式のCOG法で 取り付けられている。

【0073】また、図6(B)に示すのは半導体チップ 604をフェイスダウン方式のCOG法で取り付けた場合である。605はボンディングワイヤである。

【0074】 【実施例7) 本実施例では、実施例6の構成において、第1の基板上に形成する下下7の件製工程が異なる場合の例を示す、具体的には、特開平7-130652 号公報記載の除去にP(リン)によるゲッタリング効果を利用する場合の例について説明する。

【0075】まず、絶縁表面を有する基板として下地膜 602を設けたガラス基板601を用意する。なお、ガ ラス基板の代わりに石英基板、セラミックス基板、シリ コン基板等を用いることもできる。

【0076】次に、その上に非晶質珪素膜603を10~ 75nn (好ましくは15~45ml) の厚さに形成する。非晶質 珪素膜603を形成したら、マスク絶縁膜604を形成 し、スピンコート法によりニッケル含有層605を形成 する。(図6(A))

【0077】次に、450 ℃1hr 程度の水素出し処理を行った後、570 ℃14hrの加穀処理を行い、非晶質注案膜の結晶化を行う。こうして横成長領域606が得られる。(図6(B))

【0078】ここまでの工程は実施例5と同様である。 次に、マスク絶縁膜604を除去した後、ニッケルを除去すべき領域(被ゲッタリング領域)上にレジストマス ク607を形成する。レジストマスクの代わりに酸化珪 素脚等を用いても良い。

【0079】次にP(リン)元素の添加工程をイオン注入(イオンプランテーション)法で行う。この工程はプラズマドーピング法で行っても良い。イオン注入条件はRF電力を20W、加速電圧を5~30keV(代表的には10 keV)に設定し、P元素のドーズ量は1×10<sup>13</sup>ions/cm<sup>2</sup>以上(好ましくは5×10<sup>13</sup>~5×10<sup>14</sup>ions/cm<sup>2</sup>)プラインによりに表している。

【0080】なお、後述するがPイオン注入工程の最適条件は、後に行うゲッタリングのための加熱処理の条件によって変化する。従って、実施者はプロセス的見地および経済的見他から最適条件を決定しなければならない。現状において、本発明者らは加速電田は 10keVとし、ドーズ最は 1×10<sup>11</sup>~5×10<sup>11</sup> fions/cm<sup>2</sup>とすることが好ましいと考えている。このドーズ量は油濃炭焼棄すると約 8×10<sup>10</sup> 4×10<sup>10</sup> 4 fons/cm<sup>2</sup> に対応する。

【0081】このPイオンの添加工程によってゲッタリング領域608、609と被ゲッタリング領域618、609と被ゲッタリング領域608、609は 形成される。また、ゲッタリング領域608、609は 注入されたイオンの衝撃によって非晶質化される。(図6(C)) 【0082】にうしてPイオンの添加工程が終了した 6、レジストマスク607を除去した後、ゲックリング のための加強処理を行い、彼ゲックリング領域610の ニッケルをゲックリング領域608、609に集結させ る。こうしてニッケルが除去または低減された被ゲッタ リング領域611を得る、(706(D))

【0083】この時、加熱処理は電熱炉中において不活 性雰囲気、水素雰囲気または酸化性雰囲気のいずれかで 行えば良い。また、温度は40で以上(好ましくは50 ~650℃、ただしガラスの歪点温度を超えない範囲)) とすれば良い。また、処理時間は2時間以上(好ましく は4~12時間)とすれば良い。

【0084】また、本実施例ではガラス基板上にTFT を形破するためにゲッタリングのための加熱処理に制限 がある。しかしながら、基板として石英基板やシリコン 基板等の耐熱性の高い基板を用いれば、さらに高い温度 でゲッタリングを行うことができる。高い温度でゲッタ リングを行えば、その分処理時間を短縮することができ るので効果好である。

【0085】本発明者の実験によれば、温度範囲は400 ~1050 ℃ (代表的には600~750℃)、処理時間は1m in ~20hr (代表的には30in ~3hr)とすれば十分な ゲッタリング効果を得ることができる。この時、処理温 度の上限はリン元素が被ゲッタリング領域へ達拡散しな い込限をと考える。

【0086】以上の工程によって得られた構成長領域6 11をパターニングすれば結晶性に優れ、且つ、余計な 不純物を殆ど含まない活性順を得ることができる。その 後は、公知の丁FT作製工程に従ってTFTを完成され ば良い。

【0087】本実施例の工程に従って作製されたTFT も非常に高い動作性能を有しているため、駆動回路等を 構成するのに適している。

【0088】【実施例8】本実施例では、実施例1で示した液晶モジュールに対して同一基板上にイメージをンサを搭載した場合の例について説明する。本実施例の場合、イメージセンサ801を18年2014、802で売さり、100801イメージセンサ801は、802で売さり、

【0089】イメージセンサ801は、802で示される様にTFT部と光電変換制とで構成される。光電変換 部は、下部電極(TFTのドレイン電極を兼ねる)80 3と上部電極804との間に光電変換層805を挟んだ 構造である。

【0090】本東施例の軟之流晶モジュールは、液晶・ れル自体にイメージセンサが内蔵されたシステムパネル であり、本願売明の効果がさらに顕著に売機される構成 であると言える。この場合、ICチップ110、111 に対してイメージセンサ801を制御するための制御回 勝を組み込むことも有効である。

【0091】 〔実施例9〕本願発明は、電気光学変調層 としてEL材料 (有機EL、無機EL) を用いたEL表 示装置に適用することも可能である。E L表示装置は自 発光型素子であるので、高輝度、高視野角といった利点 を有し、直視型ディスプレイとしての用途に適してい る。

【0092】本願発明は電気光学装置およびそれを用い た電子機器の携帯性、機能性の向上を目的としているの で、直視型ディスプレイに適用することで顕著な発明効 果を得ることができる。

【0093】 「実施例10) 本実施例では、実施例1~ 8に示した構成の液晶モジェール及び実施例りに示した とし表示装置における10チップの構成例と図らに示す ブロック配を用いて説明する。なお、点線で囲まれた領 域が10チップのシステム構成である。また、本実施例 ではアナログ信号をデジシル処理した後、アナログ変換 1.ア発品パネルに栄信する問路例を示す。

【0094】外部から送信されるアナログ信号はR信号 11、G信号12、B信号13及が水平同期信号14、 生産同期信号15である。RGB信号11~13はA/ Dコンバータ16、VRAM17(時間輸伸長を行

う)、 $\gamma$ 補正+極性反転回路 18、D/A コンバータ 1 9を経てアナログ信号で出力される。

【0095】その間、クロックジェネレータ20では水 平同期信号14、垂直可期信号15を元にXGA、SX GA等に対応したクロック/いレスやスタートバルスが形 成され、A/Dコンバータ16、VRAM17、ァ補正 +極性反転回路18等に送られる。クロックジェネレー タ20は銅刺マイコン21で銅削される。

【0096】こうして、必要な処理を終えたアナログ信 号としてR信号22、G信号23、B信号24が出力さ れる。液晶バネルにはTFFでもってソース聴動回路2 5、ゲイト駆動回路26、画菜マトリクス回路27が形 成され、前述のR信号22、G信号23、B信号24が ソース駆動回路25へ送られる。

【0097】 [東施例11] 本実施所では、実施例1〜 8に示した構成の液晶モジェール及び実施例9に示した 足上表示装置におけるICチップの構成例を図10に示 すブロック図を用いて説明する。本実施例はアナログ信 号をそのまま液晶パネルに送信する回路例を示す。

【0098】なお、基本的な構成は実施例10で既に説明したので、実施例10と異なる点のみを説明することにする。

【0099】外部から送信されたアナログ信号 (R信号 11、G信号12、B信号13) は増幅回路30、7制 正十極性反底回路18、サンアルホールド31、バッフ ァアンプ32を経て出力される。こうして、必要な処理 を終えたアナログ信号として保信号33、G信号34、 B信号35が出力される。これらの信号はソース駆動回 路25へ送される。

【0100】〔実施例12〕本実施例では、実施例1~ 8に示した構成の液晶モジュール及び実施例9に示した E L表示装置における I C チップの構成例を図11に示すプロック図を用いて説明する。本実施例はデジタル信号をそのまま液晶パネルに送信する回路例を示す。

【0101】R信号40、6信号41、B信号42は、 例えば6~8bit に対応するデジタル信号である。RG B信号40~42はVRAM43、7補正凹路44で必要な処理が施され、R信号45、G信号46、B信号47となってソース駆動回路48へと送信される。本実施 例の場合、ソース駆動回路48はデジタル信号に対応した回路構成とする必要がある。

【0102】 「実施例13)本実施例では、実施例1~ 8に示した構成の液晶モジュール及び実施例9に示した EL表示装置における1Cサップの構成例を図12に示 すブロック図を用いて説明する。本実施例はデジタル信 号を一旦演算処理してから液晶パネルに送信する回路例 を示す。

【0103】なお、基本的な構成は実施例12で既に説明したので、本実施例では相違点のみに着目して説明を行う。

【0104】デジタル化されたRGB信号40~42は まずDSP (デジタルシグナルプロセッサ)50で補正 演算処理が行われる。この時、補正データはフラッシュ メモリ51に計憶されており節時読み出しを行う。

【0105】そして、補正演算されたビデオ信号はVR AM43、7補正回路44で処理されてR信号52、G 信号53、B信号54となってソース駆動回路48に送 信される。

【0106】 【実施例14)本実施例では、実施例10 ~13に示したシステム構成に入力するRGB信号を形成する過程の構成例を図13に示すブロック図を用いて 説明する。なお、本実施例の回路構成も、ワンチップ化 することで液晶パネル基板上に搭載することが可能である。

【0107】図13(A)に示す機に、NTSC信号6 0はYC分離回路61でY(輝度)信号62、C(色) 信号63と比分離される。そして、それらの信号はRG B分離回路64で、R信号65、G信号66、B信号6 7と比分離される。また、ここで水平同期信号68、垂 値関射信号69が形成される。

【0108】なお、PAL方式の信号など他のTV規格 の信号も同様の構成からなる回路で処理されて液晶パネ ルヘと送られる。

【0109】また、図13 (B) に示す様に、レーザー ディスクやBS (衛星放送) からの信号はY (輝度) 信 号70、C (色) 信号71として送られてくる。これを RGB分離回路64で処理してR信号72、G信号7 3、B信号74とに分離する。また、水平同期信号7

5、毎1百月142に分離する。また、水平同期15万 5、垂直同期信号76も形成される。

う、並且问知信号 / りも形成される。

【0110】 これらRGB信号及び水平・垂直同期信号 は実施例10~13に示したそれぞれのシステム回路に 送信されて液晶パネルの駆動回路へと送られ、画素マト リクス回路で映像として復元される。

【0111】「実施例15)本実施例では、実施例10 ~13に示したシステム構成に入力するRGB信号を形 成する過程の構成例を図14に示すブロック図を用いて 説明する。なお、本実施例では実施例14と異なり、米 国等のデジクル放送に対信する(ATVに対応する)た かの同路構造の例を示す。

【0112】ビデオ信号80は、アンテナから受信されたビデオ信号に対して様々な周波教変換処理を施した信号である。この信号をVSB(またはQAM)復期回路で元の周波数に変調する。そして、それをトランスポートデコーダ82で符号化された信号に戻す。

【0113】こうして処理された信号をMPEG2(デ コーダ)83に入れ、開波数帯域の伸長を行う。そし て、フォーマットを変換回路84で所望のフォーマット信 号にして、さらにR信号85、G信号86、B信号87 及び水平周期信号88、垂値同期信号89を形成する。 (0114)なお、こまではデジタル信号を取り扱う ので、最終的にアナログ信号として得たい場合には、フ ォーマット変換回路840後にD/Aコンバータ(図示 せず)を設けておけば長い。

【0115】以上の様にして得られたビデオ信号を実施 例10~13に示したシステムで処理する。そこまでを ICチップで行い、ICチップ上で処理されたビデオ信 号をTFTでもって基板上に形成されたソース/ゲイト 腺動同路に渋れば良い。

【0116】 [実施例16]

【0117】本実施例では、大型基板から複数枚の液晶パネルを取り出す場合の製造工程(多面取り工程)について図15を用いて説明する。なお、本実施例では大型 角基板から添融パネルり枚を作製する場合を例にとる。【0118】図15(A)に対しまるといるでは、まず、2015(A)において、1501で示されるのはシール材(封止材)であり、この囲みの内部に液晶材料が封入される。本実施例では、まず、図15(A)に示す様に液温注入口1502の形成される面をスクライバーによって分断する。

【0119】スクライバーとは、基板に細い溝(スクライブ溝)を形成した後に基板に小さな衝撃を与え、溝に 沿った亀裂(クラック)を発生させて基板を分断する装置である。

【0120】なお、基版を分断するための装置としては 他にもグイサーが知られている。ダイサーとは、硬質カ ッター(ダイシングソー)を高速回転させて基板を分断 する装置である。しかしながら、ダイサー使用時は熱と 研磨粉とを抑えるため水を大量にまく必要があるため、 液晶は入口が空いている図15(A)の状態では液晶注 入口に水が入ってしまうので使用できない。 【0121】ところで、図15(A)の工程では、スクライア満は基板表面近傍に形成されるので第1の基板側で作べて作戦する側の基板)と第2の基板側(対向側の基板)とにスクライブ溝を入れ、2回に分けて分断する。この様子を図15(B)、(C)を用いて説明する。この様子を図15(B)、(C)を用いて説明する。

【0122】まず、図15(B)において矢印で示す様 に第1の基板1503側と第2の基板1504側の両面 からスクライブ溝を形成し、分断する。この時、図15 (B)に示す様に、第10基板1503と第2の基板1 504の媚面を揃える。

【0123】次に、図15(○)において矢印で示す様 に第1の基板1503側のみにスクライブ溝を入れて第 の基板の一部のみを除去する(点線で示される)。こ れにより第2の基板の一部が露出する。この部分150 5はFPC及びICチップを取り付ける部分として活用 される。

【0124】また、本実施例の様に液晶注入口1502 の形成される側の端面が第10基板と第20基板とで描 っていることは製造コストの低減につながる。なぜなら ば、端面を増えておけば後の液晶注入工程において液晶 注入口をちょうと液晶表面に接する様な恰好にできるた め、準備する液晶の液面高さを最小限に抑えられるから である。即ち、液晶を効率良く使用できるのでコスト低 減に大きく客与することになる。

【0125】こうして3枚の液晶パネルが一組となった 3つの基板に分断される。次に、この3つの基板のぞれ ぞれに対して液晶材料の注入・封止工程を行う。この工 程は公知の工程に従えば良いので説明は省略する。

【0126】この時、3枚分の液晶パネルに対して一度 に液晶材料を注入することが可能である。勿論、3つの 基板を同時にパッチ処理にして9枚分の液晶パネルに対 して一度に液晶材料を注入することも可能である。

【0127】以上の機にして、液晶材料の注入工程及び シール材の封止工程が終了したら、次に図16に示す報 衣破線方向に沿ってダイサーによる分断を行う、なお、 この工程の前に液晶材料1506を封入したのはこの分 断工程においてダイサーを使用可能とするためである。 なお、1507は液晶材料を封止するための封止材である。

【0128】ダイザーを用いる利点としては分断ミスが スクライバーよりも少なく歩留りが高い点と、第1の基 板と第2の基板とを一括で分断することが可能であるの でスループットを向上できる点が挙げられる。

【0129】こうして図15 (B) に示す分断工程によって9枚の落晶パネルが個々に分断される。この分断工程ではダイサーで一括に行えば良いので、スクライバーの様に基板の両側からスクライブしなくてはならないという類わしまがない。

【0130】また、本願発明ではICチップを取り付け

る部分に開接する端面以外の全ての端面において第1の 基板の端面と第2の基板の端面とを揃えるので、図16 に示す分形に同時に液晶小木ルの分断工程が終了する。 【0131】ところで、本実施例では分断工程において スクライバーによる分断とを使い 分けているが、その使い分けには以下に示す後な注意が

必要である。
【0132】まず、スクライバーを使用する場合、スク ライブ溝に需要を与えてクラックを発生させ、それに沿 って基板を分断するため分断時に基板上に形成された素 子 (TFT等) に対してストレスがかかりやすい。素子 にかかったストレスは素子特性の劣化等を招く可能性が あるので存ましくない。

【0133】続って、分断面の近傍に高い動作速度を必要とする核之回路が構成されている場合には、ストレス が非常に思参響を与えるのでスクライバーによる分断を 避けてダイサーによる分断を行うのが好ましい。 換言す ればストレスの影響を受けやすい回路の配置された近傍 を分断する場合には極力ダイサーを用い、ストレスの影響 がきほど現れない様な回路の配置された近傍を分断す る場合のみにスクライバーを用いるのが望ましい。

【0134】また、例えば基板上にTFTでもって形成された駆動回路は、海晶材料で覆われているとストレスを受けにくい。従って、液晶を対入するシール材に囲まれた領域内に駆動回路が形成されている場合には、スクライバーを使ってもストレスが伝わりにくい。また、ダイサー用いるのならば、画素でトリクス回路上のみに液晶層を配置し、駆動回路上には液晶層が存在しない様な構成としても分断時のストレスを受けにくい。

[0135]以上の様に、分断する基版面の近傍にどの 様な回路が電置されているかによってスクライバーによ る分断とダイナーによる分断とを使い分けることは非常 に有効である。本実施例の様にスクライバーとダイサー とを使い分ける場合にはこの様な注意が非常に大きな意 味を持つ。

【0136】(実施例17)本願発明の液晶モジュールは、様々な電子機器のディスプレイとして利用される。

なお、本実施例に挙げる電子機器とは、液晶モジュールに代表される電気光学装置を指載した製品と定義する。
【0137】その様な電子機器としては、ビデオカメ

TV、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話等)などが挙げられる。それらの一例を図17に示す。

【0138】図17(A)は携帯電話であり、本体20 01、音声出力部2002、音声入力部2003、表示 装置2004、操作スイッチ2005、アンテナ200 6で構成される。本願発明を表示装置2004等に適用 することができる。 【0139】図17(B)はビデオカメラであり、本体 2101、表示装置2102、音声入力部2103、操 作スイッチ2104、バッテリー2105、受像部21 06で構成される。本願発明を表示装置2102に適用 することができる。

【0140】図17(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2203、要像部2203、携作スイッチ2204、表示装置2205で構成される。本顔発明は表示装置205等に適用できる。

【0141】図17(D)はヘッドマウントディスプレイであり、本体2301、表示装置2302、バンド部2303で構成される。本発明は表示装置2302に適用することができる。

【0142】図17(E)はリア型プロジェクターであり、本体2401、光源2402、表示装置2403、 個光ビームスプリッタ2404、リフレクター240 ほとでもスプリッタ2404、リフレクター240 明は表示装置2403に適用することができる。

【0143】図17(F)はフロント型プロジェクターであり、本体2501、光線2502、表示装置2503、光学系2504、スクリーン2505で構成される。本発明は表示装置2503に適用することができる。

【0144】以上の様に、本願発明の適用範囲は極めて 広く、あらゆる分野の電子機器に適用することが可能で ある。特に、携帯性を重視した電子機器には非常に効果 的であると言える。

【0145】例えば、ICチップで様々な信号処理を行 えるので、実施的に液晶モジュールのみで電子機器の殆 どの機能を果たしてしまう。即ち、カード型モバイルコ ンピュータの如き電子機器をも実現しうる。 【0146】

【発明の効果】本願発明はTFTを作製する側の基板と 対向側の基板とを権力端面を揃える様にして貼り合わ せ、FPC取り付け部にICチップを取り付けるため、 極めてコンパクトな液晶モジュールを構成することがで

【0147】そのため、ICチップ搭載型のシステムバネルを最小限のサイズで実現できるので、非常にコンパクトで、且つ、多機能性を有する液晶モジュールを実現できる。これはそのまま電子機器の小型化・軽量化(推

# 帯性の向上)に寄与する。 【図面の簡単な説明】

きる.


【図1】 液晶モジュールの構成を示す図。


【図2】 液晶モジュールの構成を示す図。【図3】 液晶モジュールを構成する回路の拡大図を

示す図。 【図4】 液晶モジュールを構成する回路の拡大図を


【図4】 液晶モジュールを構成する回路の拡大図を 示す図。


【図5】 活性層の形成工程を説明するための図。 図. 【図6】 液晶モジュールの断面構造を説明するため 【図16】 多面取りの際の分断工程を説明するための の図。 活性層の形成工程を説明するための図、 【図7】 【図17】 電子機器の一例を説明するための図。 液晶モジュールを構成する回路の拡大図を 【符号の説明】 【図8】 示す図。 101 第1の基板 【図9】 液晶モジュールのシステム構成を示す図。 102 画素マトリクス回路 【図10】 液晶モジュールのシステム構成を示す図。 103 ソース駆動回路 【図11】 液晶モジュールのシステム構成を示す図。 104 ゲイト駆動回路 【図12】 液晶モジュールのシステム構成を示す図。 105 第2の基板 【図13】 液晶モジュールのシステム構成を示す図。 106 FPC 【図14】 液晶モジュールのシステム構成を示す図。 107~109 端面 【図15】 多面取りの際の分断工程を説明するための 110,111 T C チップ [図1] [図2]







触媒元素のゲッタリングプロセス









【図9】




【図10】



[図11]




【図12】



【図13】





[図14]




Y (減差) 信号70 G (色) 信号71 (B) レチディ35, B5等 からの信号 サールディ35, B5等 からの信号 ・ 日間号72 ・ 日間号72 ・ 日間号73 ・ 本年間報告号76 ・ 田裏同路信号76 ・ 田屋の開発 ・ 田屋の 

【図16】





【図17】



# フロントページの続き

# (72)発明者 福永 健司 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内